笔记本电脑的新型处理器对电源提出了更高的要求：电流应该更大、对负载阶跃响应速度更快、输出电压在电压识别(VID)码刷新后应能做出更迅速的调整。假如现有的电源设计可以满足最新的负载阶跃响应用规范要求、可保证低纹波，且在所有工作模式下(特别是待机模式)都能实现高效率，那么把该设计复用到一个新系统则是一个优先的选择。不幸的是，较老的控制器无法直接通过现有的输出电感来供应快速的负载阶跃响应，因此它们要额外的大电容让瞬态过程变得平滑。不过，新的电源设计的可用空间与较老式设计所能利用的空间是相同的，因此无法放置额外的电容。本文将讨论一种可行的替代方法。
解决新问题的新型控制器
对大多数笔记本电脑应用来说，两相设计可以把电感电流值控制在每相20A或者更低，以便对负载阶跃进行最快响应，并保证最低成本。开关频率设定必须足够高，以便能以所要求的转换速率对负载的瞬态变化做出响应。必须保证MOSFET的RDSON很低，以最大限度地减少高频开关损耗，而且控制器的反馈环路的带宽必须足够高，以确保响应的快速性。不幸的是，老式的控制器的带宽有限。提高开关频率并无裨益，因为很窄的带宽限制了环路响应。电感不能供应很大的电流阶跃，因此要更多的大电容。这种设计的成本和尺寸非常大，而且限制了实时输出电压的阶跃响应。
新型多相同步控制器可以解决这些问题。它们稳定而高速的反馈回路可以实现尺寸更小、成本更低的设计。有些控制器还支持在较低开关频率下单相工作，从而大大提高低电流和间歇电流条件下的效率。
若得到恰当的补偿，高带宽控制器可以应对最大的负载阶跃而不会出现振荡。控制器可以通过电感供应更多电流，因此从大电容上取走的电荷量更少。新型的控制器可以快速响应电流瞬态，并同时导通多个相，新增可用的负载电流而无需新增大电容。控制器可以处理很大的负载阶跃，从而让电感、电容和MOSFET的选择简单易行。
确定电感值
每相数百kHz的开关频率可以保证设计在开关损耗、纹波和输出滤波器的尺寸等方面取得良好平衡。输出滤波器中的电感值取决于纹波要求而非输出电压。
其中，R0是负载电阻，Vripple是所容许的、由于电感纹波电流所引起的纹波电压。电感中的纹波电流峰峰值应该小于其最大DC电流的一半。8A的纹波电流在负载为2.5mΩ的情况下所对应的纹波电压是20mVpp。对两相电源来说，Vvid输出电压为1.115V，FSW=280kHz，从式(2)可以计算出L≥423nH。
电感不应该在每相峰值电流处出现饱和，应该能承受磁芯损耗和平均绕组电流。使用尽可能小的电感可以减少输出电容器的数量。电感的直流电阻会影响许多控制器设计中的电流敏感度，因而要在功率损耗和测量精度之间取一个折衷的值。
最大限度减少输出电容值
开关稳压器输出端的陶瓷电容和大电容具有不同的用途。陶瓷电容负责处理CpU的高频瞬态过程，将它们放置在CpU插座里面，可以实现最佳的瞬态抑制，但这限制了所放置的电容数量。假如要额外的电容，则必须将它们放置在CpU插座附近。
最坏的瞬态过程通常是在深休眠状态发生的最大负载阶跃。开关的导通时间、最大输出电流阶跃和最大输出转换速率决定了在CpU电源引脚处的输出滤波器的设计。对大多数笔记本应用来说，输出电容至少为300F，这可以通过32只并联的080510F陶瓷电容来获得。pCB上寄生参数的变化将导致所需的电容数量量发生改变。
简单地在低频输出滤波端放置一堆大电容，除了成本很高、尺寸很大外并无什么好处。实时的电压变化设定了一个上限值，即电源必须能出现电压跃升，且在给定的时间内稳定到特定的误差带内。输出端还要求输出电容具有最小电容值限制，以便在最大负载阶跃Io条件下和最大可容忍的过冲范围内，保证具有平滑的负载电压。
在最大的可容忍过压Vosmax条件下，负载电压是
Vo=IoRo+Vosmax
这些方程可以确定大电容Cx的极限值，
其中K=-ln(VERR/VV)。
为了满足上述方程，大电容的等效串联电阻(ESR)应该小于降压电阻Ro的两倍。假如上述方程的求解结果表明Cxmin大于Cxmax，则可以减小电感值，或者新增更多的相，以满足Vvid阶跃要求。若要求在减小电感的同时维持相同的输出纹波，则开关频率应该提高。
例如，若Cz=320F，实时VID阶跃为22s、220mV阶跃(tv和Vv)，限制过冲电压为27mV，稳态电压误差(Verr)为10mV，则大电容应该在1.1mF到2.1mF的范围内。若采用4个330F的铝电解电容，且每个电容的ESR典型值为6mΩ，则总的电容值为1.32mF，总的ESR为1.5mΩ。
大电容的等效串联电感(ESL)应该足够低，以便在负载出现阶跃时抑制高频振铃。
ESL=CzRo2Q2，其中，关于临界阻尼系统来说，Q2被限制为2。
假如大电容的ESL太大了，则可以新增陶瓷电容的数量，或者采用ESL较小的大电容。
MOSFET的选择
降压电源中的MOS功率器件要具有很低的RDSON，以使导通损耗和功率耗散最小化。它们还要求很低的输入电容，以最大限度减少导通时间。更快且CISS更低的器件具有更高的RDSON，因此要在这几个指标之间进行折衷。由于采用MOSFET驱动电路，所以栅极驱动电压被限制为5V，这样，具有逻辑电平阈值的MOSFET便成了唯一选择。来自主电流和纹波电流的功率耗散是同步MOSFET功率损耗的重要组成部分。
假如逆传输电容在开关节点变为高电平时将足够多的电荷耦合到栅极上，同步MOSFET可能会意外导通。这会导致主器件和同步器件同时导通的直通现象(shoot-through)。为防止这种情况出现，可以使用一个反馈电容，并使它与同步器件上输入电容的比值为1:10或者更低。
同步MOSFET的关断时间应该小于每相的MOSFET驱动器的非重叠死区时间(deadtime)。举例来说，ADI公司的ADp3419MOSFET驱动器的输出阻抗为1.5Ω，其典型的死区时间为45ns。假如使用一个典型栅电阻为1Ω的MOSFET，并让RC时间常数小于45ns，则总的栅电容值的上限为9，000pF。当使用两个并联MOSFET时，每个栅电容应该小于4，500pF。
高压端的MOSFET要求能承受导通电流和开关损耗所出现的功耗。开关损耗来自于开关的导通和关断，因此这些FET的输入电容值必须小于同步MOSFET的输入电容值。
要注意的另一问题是每一相驱动电路的损耗。每个驱动器的总待机功耗加上供应栅电荷时对应的功耗，应该小于驱动器在最高环境温度下的热耗散极限。关于工作在温度可高达90oC的pCB上的SOIC封装来说，0.5W的总耗散对应120oC的结温。
推荐的输入电容值
高功率侧的MOSFET的漏极电流近似于方波，其占空比等于nVout/Vin，最大输出电流幅值则乘以1/n。为滤除输入纹波，必须保证输入电容的ESR很低，具体值根据最大RMS电流来确定。这个RMS电流为
在最小8V电池电压条件下，当最大占空比Dmax为0.144时，从式(5)可以得出Icrms等于9.05A。
电容器制造商给出的电流额定值可能是根据2，000小时的使用寿命给出的，因此必须使用额定值高于采用计算出的Icrms时的电容值。
输入电容值由可接受的纹波量来决定。电容的ESR和AC电流必须很低以满足系统要求。
对快速负载变化的响应
控制器必须对最大的负载阶跃和负载释放进行有效响应。每相导通延迟过程非常长的老式架构的响应速度还不够快，控制器、驱动器和MOSFET也必须有足够快的响应速度，以便满足实时VVID变化的要求。
较早的单边沿设计是等到下一个时钟循环才对控制器在非工作状态下发生的负载瞬态做出响应。它们一次只能对一相供应时钟驱动，从而迫使电源从大电容获得电流。
更新的控制器则通过异步校正来减少负载阶跃响应时间，并同时减少电容器的数量。它们可以立刻导通所有的相来为CpU供应电流，而不会导致内部时钟的延迟。
同步降压控制器(如ADI的ADp3207A)可以对突然的负载变化做出响应。它们可以让所有相都与负载的阶跃同步导通，无需等待即可供应最大电流。它们对最坏情况下的阶跃的全相响应时间一般为1s或更少。在最初的负载阶跃需求得到满足后，负载可以得到额外的电流供应，随后系统进入正常工作状况，因此纹波量并不会新增。
为了应对大的负载阶跃，有些控制器同时导通所有的相。它们当中的大多数都使用线性传递函数特性来消除负载变化带来的影响并控制输出。但ADp3207A却使用非线性增益来响应负载阶跃。最大负载阶跃的大信号使系统传递特性处于传递函数的高增益段，从而让所有的输出相都导通。较小的负载阶跃对应传递函数曲线的低增益部分，从而可用标准的pWM方式来独立调节每一相输出。这样做的好处是抗噪声性能更好、抖动更低，因为大多数噪声将用途在传递函数的小信号、低增益部分。具有恒定高增益的控制器更容易受噪声影响。
大多数的移动应用要使用两相电源，但这些控制器可以轻松配置成支持三相电源工作，以保证更高效率。每相输入电流会随着相数的新增而下降，因此电池在给按时间内的电流消耗也会相应降低，当然代价是要额外的元器件，于是成本和空间占用相应上升。
图1：当使用两相电源，ADp3207A和ADp3419对负载阶跃的响应。
图1给出了当负载出现阶跃，所有相都导通时的响应情况，本例子使用了两相电源。
移动控制器要在节约电池的低功耗模式下高效率地工作。ADp3207A在处理器选择低功耗工作时，可以变换到单相工作模式。在这种模式下，开关频率与负载电流成正比，以保证最佳的功率效率。此外要控制单相同步MOSFET，以免出现反向电感电流。图2给出了ADp3207A的一个电路实例。
图2：ADp3207A在处理器选择低功耗工作时，可以变换到单相工作模式。
本文小结
移动应用所采用的控制器正在努力跟上新的移动处理器的最新需求变化。通过引入新技术来改善控制器的响应特性，电源的总尺寸和成本可以保持不变，同时缩短响应时间，从而保证更新的高性能移动设计得以实现，且不会影响移动pC的总体尺寸和最终用户所付出的费用。
