摘要：针对降低多模式开关电源控制芯片在轻载与待机工作模式下功耗，提高其全负载条件下工作效率的需要，提出一种开关电源控制芯片供电系统的设计方案，实现了其在启动、关断、重载、轻载以及待机等各种工作情况下的高效率低功耗工作。该供电系统主要包括欠压锁定电路、数字模块电源单元和两种不同的模拟模块电源单元，以及状态检测模块和模式控制逻辑单元，能够实现电源的上电、掉电控制，同时能够根据电源的负载条件控制各模块的开通关断以实现低功耗工作。该系统已应用于绿色多模式反激式开关控制器的设计中，取得了提高电源效率、降低待机功耗的作用。芯片采用1.5umBiCMOS工艺设计制成。测试表明，所设计电源的各项指标均已达到设计要求。
引言
开关电源的效率与功耗已成为设计师关注的焦点，而多模式控制已经成为电源控制芯片中高效率低功耗设计的主流趋势。
所谓多模式控制就是在开关电源的工作中根据负载情况的不同采用不同的控制策略，以降低其功耗，提高效率。它是针对常用开关电源在轻载和待机条件下效率低的特点提出的，其设计思想可描述为：在重载下采用PWM模式，以发挥其重载下效率高的优点；在轻载下采取PFM模式，通过降低开关频率来降低功耗；而在极轻载条件下（待机模式下）则采取BURST模式来降低功耗。
目前，由于能源紧缺，国际国内均对降低用电设备的轻载和待机功耗给予了极大注意。应指出的是，传统的多模式控制策略虽然改善了开关电源的轻载与待机效率，但未对控制芯片本身的静态功耗予以足够的重视，考虑到家电、办公设备等设备数量巨大，倘能将控制芯片的静态电流由毫安级降低一至两个数量级，其节电效能就十分可观。
文中给出一种低功耗开关电源控制芯片供电系统的设计并予以实现，其特点是可以降低控制芯片在轻载与待机模式下的功耗。
针对当前应用广泛的系统芯片的需要，分别设置了一个数字模块供电单元和两个模拟模块供电单元，其中一个模拟模块供电单元专门用于在重载条件下为控制模块供电，而在轻载和待机模式下则被关断，以降低芯片的静态功耗。
1系统与电路设计
1.1系统构成
整个系统的构成如图1所示。系统中包括一个欠压锁定电路（UVLO，Undervoltagelockout），用于保证电路在合适的电压范围内正常工作；一个带隙基准电压源和一个专为数字模块供电的电压源（记为VDD_D），分别为芯片提供基准偏置和数字部分的电源。具体构成时此两模块包含在UVLO模块内。两个电压调整器（REGULATOR）分别产生一个5V和一个4.3V的稳定电压，其中5V稳定电压源输出记为REG，用于在重载时为控制器供电（轻载时关断）；4.3V稳定电压源输出记为VDD_AD，用于轻载时的供电。当然，必要时还可以利用带隙基准产生更多不同的电压以满足复杂控制模式的需要。
此外，本设计中还设置了一个REF-OK模块来判断上电后电源系统是否已进入正常工作状态。
1.2欠压锁定电路的设计
欠压锁定电路又称UVLO，见图2.图中VDD为芯片外部供电电源，设计值为12V.欠压锁定电路的窗口设置为7~9.5V，即上电后电压上升到大于9.5V时芯片开始正常工作，而当供电电压小于7V时芯片停止工作。考虑到欠压锁定电路在电源控制芯片中的重要性，设计给出了两种实现方案，并对两种控制策略的性能进行了分析与比较。
图2给出第一种欠压锁定电路的原理图，称为U-VLO1，这是用两个比较器实现的欠压锁定电路。VDD是外部供电电压源，K1、K2是小于1的常数，且K1》K2，VREF为1.25V带隙基准电压，LATCH是由两个反相器组成的锁存器。图中标的UVLO_out代表欠压锁定信号，状态设置是UVLO_out=0时有效。
电路的工作原理可简述如下：12V供电电压可在VDD比较低时建立一个PTAT（ProportiONaltoabsolutetemperature）电流源，然后利用其建立起带隙基准电压源；当VDD由0上升时，带隙基准电压r首先建立，此时两个比较器的输出为低电位，P1导通，输出为高电位；当K1VDD大于r时，COMP1输出跳变，N1管导通，锁存器锁存上一个信号，UVLO为高电位（注意其为低电位有效）；当K2VDD大于VREF时，N2导通，则UVLO-out为低电位，使能其他模块；随着VDD减小，K2VDD首先小于VREF，N2关断，则锁存器锁存信号，UVLO-out保持；当VDD减小到K1VDD小于VREF时COMP1跳变，P1导通，N1关断，则输出UVLO-out为高电位，关断整个控制芯片。
另一个方案是利用一个比较器实现的UVLO电路，称UVLO2.该电路的特点是通过外部迟滞实现了欠压锁定功能，可应用于高压和低压场合，如图3.电路的工作原理如下：当VDD由0上升到一个比较小的值时，带隙基准电压VREF首先建立，当VDD上升到：
时，比较器开始跳变，N1关断，UVLO-out为0，使能整个控制芯片。当外部电源电压开始减小到：
时，比较器跳转，N1开通，UVLO-out开始变l.通过合理设置R1、R2、R3值就可以使VDD1=9.5V，VDD2=7V，即VDD上升到9.5V时UVLO输出为零，芯片正常工作；VDD下降到7V时芯片停止工作。
两种方案的工作特性对比结果如表2所列。需要指出的是，若直接用门电路实现施密特触发，由于的工艺离散性，将使触发电压难以准确控制。
经比较可知，UVL02结构较为简单，面积小，启动电流小，有利于降低功耗。因此，本设计最终采用了UVL02方案。此外，为最大限度减小功耗，设计中将带隙基准电压、数字电源和欠压锁定电路集成在一起。具体电路图见图4。
图中利用带隙基准电压加上四个二极管连接的三极管产生一个大于4V的电压，然后经过M0S管产生一个大约2.65V左右的电压。这个电压在基准电压建立后就产生了，主要用于为欠压锁定电路的数字部分供电，并且担任了为整个系统的数字电路供电的任务。
